インテル® Quartus® Prime ソフトウェアの工場出荷時のデフォルト SFL イメージの問題により、以下のタイプの Cyclone® V SoC デバイスで JTAG 間接コンフィグレーション・ファイル (.jic) を使用してシリアル・コンフィグレーション・デバイスをプログラミングする際、一部の汎用 I/O (GPIO) ピンが低くなります。
- Cyclone V SE - メンバーコード A5、パッケージ F896 (31mm)
- Cyclone V SX - メンバーコード C5、パッケージ F896 (31mm)
- Cyclone V ST - メンバーコード D5、パッケージ F896 (31mm)
この問題を回避するには、以下の手順を実行して影響を受けるデバイスの元の工場出荷時のデフォルト SFL 画像を修正した画像に置き換えます。
- ダウンロード 次のファイルと 解凍 それ。 あなたは、修正されたデフォルトのSFL画像、sfl_enhanced_01_02d120dd.sofを見つけることができます。
- 開く ディレクトリー・ファクトリーのデフォルト SFL イメージの場所。
- インテル Quartus Prime ソフトウェア: インストール・ディレクトリー
- スタンドアロン・インテル Quartus・Prime ソフトウェア・プログラマー: /qprogrammer/common/devinfo/programmer
- ディレクトリー内のsfl_enhanced_01_02d120dd.sof を探し、修正した SFL 画像に置き換えます。