記事 ID: 000075000 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

100GbE IP コアが 12 の平均最小パケット間ギャップを維持しない場合

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

100GbE IP コアのバリエーションに次の 2 つのレジスターがある場合 設定

  • TX CRC 挿入がオンになっている (レジスターのビット [0] CRC_CONFIG at offset 0x123が設定されています)
  • TX プリアンブル・パススルー・オンを有効にします (オフセット時レジスターのビット [0] Preamble Pass-Through Configuration 0x125設定)

IP コアが平均最小パケット間を維持していない可能性があります。 100% 帯域幅トラフィックの間に 12 のギャップ (IPG)。

この問題は、40GbE IP コアのバリエーションでは発生しません。

解決方法

この問題を回避する方法はありません。次に再設計する必要があります。 2 つの機能のいずれかまたは両方の必要性を取り除くか、または 100% 帯域幅トラフィックの間に IPG 非準拠を許容します。

もう 1 つのオプションは、低レイテンシー 40 ~ 100GbE IP コアを使用することです。 40 ~ 100GbE IP コアではなく、デザインに含まれる必要があります。低レイテンシー 100GbE IP コアがイーサネット要件への準拠についてテスト済み この 2 つの機能をオンにすると、平均 IPG の最小 IPG が 12 になる に。

この問題は、今後のバージョンの 40 および 100Gbps イーサネット MAC および PHY MegaCore ファンクション

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。