記事 ID: 000074986 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

インテル® Quartus® II ソフトウェア・バージョン 11.0 および 11.0SP1 で生成された DDR2 および DDR3 SDRAM UniPHY ベースのコントローラーで「自動パワーダウンを有効にする」オプションに問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。DDR2 および DDR3 SDRAM UniPHY ベースのコントローラー IP バージョン 11.0 および 11.0SP1 で[自動パワーダウンを有効にする]オプションに問題があります。

このオプションを有効にすると、ユーザーが指定したアイドル時間のサイクル (自動パワーダウンサイクル) 後、コントローラーは自動的にメモリーをパワーダウンモードにします。このオプションを無効にすると、コントローラーはメモリーの電源を落としません。

[自動パワーダウンを有効にする] オプションを有効にする場合は、Megawizard でオプションを選択し、[Auto Power Down Cycles (自動パワーダウンサイクル)] を指定します。オプションを有効にすると、local_powerdn_ackポートは必要に応じて上部にエクスポートされません。信号は IP で使用されていないため、local_powerdn_reqおよびlocal_powerdn_ackをトップレベルにエクスポートし、local_powerdn_reqを低くする必要があります。

このオプションを有効にしたくない場合は、[自動電源を切る] オプションを選択しないでください。現在のバージョンの IP では、ポートの生成とエクスポートが[自動電源を有効にする] オプションで反転されます。このオプションを無効にすると、機能は無効になりますが、ポートのlocal_powerdn_reqとlocal_powerdn_ackはトップレベルにエクスポートされます。local_powerdn_reqを Low に接続すると、信号local_powerdn_ack無視できます。

この問題は今後のインテル® Quartus® ソフトウェアのバージョンで修正される予定です。® II ソフトウェアと IP。

関連製品

本記事の適用対象: 7 製品

Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® IV GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。