記事 ID: 000074984 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

1588 IP コアを備えたトリプル・スピード・イーサネットを実装する場合、タイムスタンプのオプションが無効になっているのはどうしてですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 トリプル・スピード・イーサネット IP コアのタイムスタンプ・オプションを有効にするには:
- 一部のコアバリエーション: 1000BASE-X/SGMII PCS 搭載 10/100/1000Mb イーサネット MAC
- [Internal FIFO を使用] をオフにする
- 一部のトランシーバー・タイプ: GXB
- [SGMII ブリッジを有効にする] をオンにします。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。