クリティカルな問題
違反を示すパスのほとんどは、非同期信号間であり、結果として誤ったタイミングパスになります。さらに、mgmt_clk_clkとrefclk_clkの間に関係がないため、これらのタイミング違反は誤ったパスを表します。これらの誤ったパスのタイミングエラーを解消するために、Synopsis Design Constraints File(.sdc)に次のステートメントを追加することができます。
[get_clocks refclk_clk] から [get_clocks mgmt_clk_clk] までのset_false_path
[get_clocks mgmt_clk_clk] から [get_clocks refclk_clk] までのset_false_path
set_false_path -from [get_clocks {*|alt_pma_0|alt_pma_sv_inst|sv_xcvr_generic_inst|channel_tx[0].duplex_pcs|ch[0].rx_pcs|clocktopld}] - [get_clocks mgmt_clk_clk]
次のコードのmgmt_clk_clkドメインのタイミングパスは誤ったパスではありません。ただし、 これらのエラーやソフト XAUI IP コア内のその他のエラーは無視できます。
1. ノード上部から:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7]
;ノードへ;top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[2] ;
2. ノードから。top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|chnl_addr_reg[7] ;
;ノードへ;top:i|top_0002:top_inst|top_alt_xcvr_reconfig_0:alt_xcvr_reconfig_0|alt_xcvr_reconfig_analog:analog_reconfig_instance|alt_xcvr_reconfig_analog_sv:reconfig_analog_sv|analog_reconfig_readdata[3] ;
最後に、XAUI PHY のソフト IP の実装では、ホールドタイム違反が示される場合があり、これは安全に無視される場合があります。
回避策は不要です。