記事 ID: 000074970 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

CvP 初期化およびアップデート・モードで周辺画像を正常に設定したデバイスが、CvP_CONFDONEピンが有効になっていない場合、どのように監視できますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

CvP_CONFDONEを通常の I/O ピンとして使用すると、CvP 初期化および更新モードで周辺画像を使用してデバイスが正常に設定されているかどうかを監視することはできません。

 

Quartus® II ソフトウェアの CvP_CONFDONE ピンオプションをオンにすると、専用の出力ピンとなり、ユーザーモードでは通常の I/O ピンとして使用できなくなります。このオプションをオフにすると、CvP_CONFDONE ピンは通常のユーザー I/O ピンとして機能します。

 

解決方法

このピンを通常の I/O としてユーザーモードで使用する場合は、ファブリック (コア) イメージをデバイスに設定するときに PCIe ホストからのCvP_CONFIG_DONE信号を監視できます。この信号は、コントロール・ブロックが CvP を使用してデバイス構成を完了し、エラーがないことを示します。次の表 6 ~ 7 を参照してください。   ユーザーガイド (PDF) における CvP (プロトコル経由コンフィグレーション) の実装Altera FPGAs。

関連記事

関連製品

本記事の適用対象: 11 製品

Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。