記事 ID: 000074968 コンテンツタイプ: トラブルシューティング 最終改訂日: 2020/10/07

IOPLL リコンフィグレーションからのmgmt_waitrequest信号インテル FPGA、インテル® Stratix® 10 FPGAおよび® インテル Agilex 7 デバイスでダイナミック・フェーズ・シフトを実行する際、期待通りに動作しないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.4 以前では既知の問題があるため、インテル Stratix 10 デバイスおよび インテル Agilex 7 デバイスの® IOPLL リコンフィグレーション・インテル FPGAから出力されるmgmt_waitrequest®信号は、 インテル® Stratix® 10 クロックおよび PLL ユーザーガイド で説明されている逆の方法で動作し ® 、ダイナミック・フェーズ・シフト (DPS) を要求してアサートする際に、インテル Agilexクロックおよび PLL ユーザーガイドをデアサートします。一度完了しました。

 

 

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 20.2 以降で修正されています。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。