記事 ID: 000074949 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

「Internal Error: Sub-system: VPR20K、ファイル: 20k_arch/20k_route_timing.c、ライン: 2434」というメッセージが表示されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 インテル® Quartus® ソフトウェアでこの内部エラーが発生する場合があります。® II ソフトウェア・バージョン 1.0 (プロジェクト設定ファイルに 2 回のTHIRD_PARTY_EDA_TOOLS変数がある場合).jp.jp).

例えば：

THIRD_PARTY_EDA_TOOLS(pci_top)
{
   EDA_TIMING_ANALYSIS_TOOL = "&ltNONE>";
   EDA_SIMULATION_TOOL = "MODELSIM (VERILOG HDL 
OUTPUT FROM QUARTUS)";
   EDA_DESIGN_ENTRY_SYNTHESIS_TOOL = SYNPLIFY;
}
THIRD_PARTY_EDA_TOOLS(sdram_sdr_ecc_pci_ioreg)
{
   EDA_DESIGN_ENTRY_SYNTHESIS_TOOL = SYNPLIFY;
}
このエラーを回避するには、 .jp.jp ファイルは次を指定します。 変数を 1 回のみTHIRD_PARTY_EDA_TOOLSします。 この問題は、Quartus® II ソフトウェア・バージョン 1.1 で修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。