記事 ID: 000074938 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/10/18

エラー:LVDS SDC は IOPLL を検出できません。Qsf の LVDS SDC の前に IOPLL SDC が表示されていることを確認します。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • LVDS SERDES インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.1 では、LVDS SERDES インテル FPGA IPの 1 つ以上のインスタンスを含む 10 個のデバイスを対象インテル Stratix®デザインでこのエラーメッセージが表示される場合があります。フィッターまたはタイミング・アナライザー・ステージの実行中にこのエラーが報告されることがあります。

    解決方法

    この問題を回避するには、インテル Quartus・プロジェクト・ナビゲーターの[IP コンポーネント] タブにLVDS SERDES インテル FPGA IPの前にIOPLLインテル FPGA IPが表示されていることを確認します。または、[アサインメント>設定 ]にアクセスして、[Timing Analyzer] カテゴリーを選択して IPファイルの順序を変更することもできます。

    IP ファイルの順序が正しければ、お使いのオペレーティング・システム用の次のパッチを インストール します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.2 以降修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。