記事 ID: 000074937 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

** 警告: ../ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1): (vlog13233) デザインユニット「ip_ad_lvds_altera_lvds_core14_181_ibrwinq」が既に存在し、over ip_ad_lvds_altera_lvds_core14_181_ibrwinqになります。Verilog modu を使用した VH...

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    I O
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 19.1 の問題により、10 LVDS SERDES IP を使用すると ModelSim* GUI に次の警告インテル® Stratix®表示される場合があります 。

** 警告: ../ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1): (vlog13233) デザインユニット「ip_ad_lvds_altera_lvds_core14_181_ibrwinq」が既に存在し、over ip_ad_lvds_altera_lvds_core14_181_ibrwinqになります。Verilog モジュールを使用した VHDL エンティティーのストランシング。

解決方法

この問題の回避策はありません。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。