記事 ID: 000074930 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/02/27

ルール C105: クロック信号はグローバル信号でなければならない

環境

    インテル® Quartus® II ソフトウェア
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

コンパイル済みの HPS デザインで Quartus® II ソフトウェアのデザイン・アシスタント・ツールを実行すると、以下の警告が表示される場合があります。

解決方法

ルールC105:クロック信号はグローバル信号でなければなりません。<階層>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk

ルールC105:クロック信号はグローバル信号でなければなりません。<階層>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk

関連製品

本記事の適用対象: 6 製品

Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Arria® V GT FPGA
Cyclone® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。