記事 ID: 000074905 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

BluePrint の Autoplace All 機能を使用して周辺部を配置すると、内部エラーの原因となる可能性のあるアサインメントが生成quartus_syn

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    BluePrint\ 's Autoplace All 機能を選択して周辺部を 以下のデザインでは、BluePrint は内部に割り当てを生成します。 スピンクライト-Q合成エラー ( quartus_syn ) インテル® Quartus®® Prime 設定ファイルに追加された場合 (.qsf):

    • SignalTap II ロジック・アナライザーを搭載したデザイン トリガーをピン留めする機能、またはトリガーをピン留めする機能、またはその両方 有効。
    • Arria® 10 トランシーバー 含むデザイン または使用するネイティブ PHY IP コア tx_analog_reset rx_analog_reset トップレベルに接続された信号 入力。
    解決方法

    デザインが記載されている基準を満たしている場合は、BluePrint\s AutoPlace All を使用しないでください。 機能。または、内部エラーの原因となるアサインメントを削除します。 quartus_syn.これらのアサインメントには、次の階層パスへのターゲットがあります。 フォーム auto_fab_0|debug.export.* .例えば:

    set_location_assignment IOOBUF_X142_Y44_N18 -to auto_fab_0|debug.export.alt_sld_fab_0_splitter_receive_1[0]~output -tag "BluePrint Location Assignment"

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。