記事 ID: 000074887 コンテンツタイプ: エラーメッセージ 最終改訂日: 2017/06/15

エラー (15847): クロック制御ブロック 「altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1」のena_register_mode・パラメーターに不正な値 「none」が含まれています

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • ALTCLKCTRL インテル® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、インテル® Quartus® Prime Standard Software バージョン 16.1 で、「ena」ポートが有効になっているクロック・コントロール・ブロック (ALTCLKCTRL) IP のインスタンスでCyclone® IV デザインをコンパイルする際に表示される場合があります。

    エラー (15847): クロック・コントロール・ブロック「altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1」のena_register_mode・パラメーターに不正な値 「none」 -- ena 入力を使用し、クロックタイプが「外部クロック出力」の場合は、値を「ダブル・レジスター」にする必要があります

    解決方法

    この問題を回避するには、自動生成される RTL のregister_ena_modeを手動で「なし」から「ダブルレジスター」に変更します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション バージョン 17.1 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。