記事 ID: 000074884 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

ADC ブロックが最大 10 デバイスに対応している場合、I/O バンク 1B に GPIO ピンを配置できますか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    モジュラー・デュアル ADC コア・インテル® FPGA IP
    モジュラー ADC コア・インテル® FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Max® 10 デバイスのクリティカル警告メッセージ(16248)が表示されない場合は、GPIO ピンを I/O バンク 1B に配置できます。Quartus® Prime 開発ソフトウェアは、物理ベースのルールを使用して、I/O バンク 1B で許容できる I/O の数を I/O のドライブ強度に基づいて定義します。これらのルールは、ノイズ計算に基づいて、I/O 配置が ADC 性能に与える影響を正確に分析します。クリティカル警告メッセージ(16248) は、GPIOピンで生成されたノイズがノイズのしきい値を超えると生成されます。

これらの Quartus® Prime ソフトウェアのバージョン以降、以下のデバイスで物理に基づく規則を使用できます。

• インテル® Quartus® Prime 開発ソフトウェア v14.1 から - 最大®10 10M04、10M08、10M40、10M50 デバイス。

• インテル® Quartus® Prime 開発ソフトウェア v15.0.1 - 最大®10 10M02、10M16、10M25 デバイス。

 

Quartus® Prime 開発ソフトウェアは物理ベースのルールの実装前に幾何ルールを使用しており、ADC ブロックが有効になっている場合、I/O バンク 1B を GPIO ピンとして使用することはできません。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。