記事 ID: 000074879 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® STRATIX® 10 FPGAs 1SG040F35 および 1SX040F35 の LVCMOS 3.3V または LVTTL 3.3V I/O 規格が インテル® Quartus® Prime ピン・プランナーまたはアサインメント・エディターで利用できないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 20.1 以前のバージョンでは問題があるため、インテル® Stratix® 10 FPGA・バリアント 1SG040F35 および 1SX040F35 の インテル® Quartus® Prime ピン・プランナーまたはアサインメント・エディターでは LVCMOS 3.3V または LVTTL 3.3V I/O 規格は利用できません。

解決方法

回避策として、LVCMOS 3.0V または LVTTL 3.0V I/O 規格を適用し、VCCIO を 3.3V に接続します。

この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディション・バージョン 20.2 以降で修正されています。この修正が利用可能になると、上記の work 4nd を使用している場合は、適切な I/O 標準設定を使用してデザインを再コンパイルすることをお勧めします。

 

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。