記事 ID: 000074854 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

パッケージ F672 がCyclone V デバイス・ハンドブック および Cyclone V デバイスのピン配置ファイルに含まれるCyclone® V GX C5 および C7 デバイスの I/O ピン数に違いがあるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Cyclone® V デバイス・ハンドブックのバグにより、パッケージ F672 を備えたCyclone® V GX C5 および C7 デバイスの場合、バンク 5B および 6A で I/O ピン数が誤って与えられました。

    解決方法

    回避策として、各Cyclone V デバイスの ピンアウトファイルから、Cyclone V GX C5 および C7 デバイスの正しい数の I/O ピンを取得することができます。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。