詳細
いいえ、HPS へのFPGAブリッジをソフトウェアからリセットすることはできません。ドキュメントに次の修正が加えられています。
問題 530449: インテル Stratix 10 ハード プロセッサ システムテクニカル リファレンス マニュアル、バージョン 2018.03.02。第 12 章 リセットマネージャ、セクション 12.3 リセットシグナル
f2s_bridge_rst_n 脚注が必要です。この脚注には、「ソフトウェアがこのブリッジをリセットしてはならない。このブリッジは、POR/COLD/WARM リセットによってのみリセットする必要があります。
問題 543408: インテル Stratix 10 ハード・プロセッサー・システム・プログラミング・リファレンス・マニュアル、バージョン 2017.11.06。ページ 7536、セクション 2.31.10 i_rst_mgr_rstmgr.brgmodrst.fpga2soc の説明。
ビット 2 "fpga2soc" の説明を次のように変更します: "ソフトウェアはこのビットに 0x1 を書き込んではなりません。ソフトウェアは、このビットにしか0x0を書き込むことができません。
解決方法
回避策/修正はありません。
通常のユースケースでは、このブリッジをリセット解除するには、ソフトウェアがこのビットに 0x0 を書き込む必要があります。お客様がこのブリッジをリセットする場合は、POR または COLD、または WARM リセット シーケンスを使用する必要があります。