記事 ID: 000074826 コンテンツタイプ: トラブルシューティング 最終改訂日: 2016/01/11

フラッシュが .map.flash ファイルでプログラムされている場合、PFL がFPGAの設定に失敗するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

パラレル・フラッシュ・ローダー (PFL) インテル® FPGA IPは、このファイル内の .pof バージョンバイトがないため、フラッシュが .map.flash ファイルでプログラムされているときに、FPGAの設定に失敗する可能性があります。

sof2flash コマンドを使用して、PFL 用の .flash ファイルと .map.flash ファイルを生成できます。map.flash ファイルには PFL のオプションビットが含まれていますが、PFL に必要な .pof バージョンバイトがありません。

オプションビット・フォーマットの詳細については、パラレル・フラッシュ・ローダー IP コア・ユーザーガイド (PDF) を参照してください。

解決方法

これを回避するには、オプションビットの開始アドレスから0x80のオフセットアドレスで.pofバージョンを手動でプログラムします。拡張ビットストリーム圧縮機能が有効になっていない場合、.pof バージョンの値は0x03。拡張ビットストリーム圧縮機能が有効になっている場合、.pof バージョンの値は0x04。

関連製品

本記事の適用対象: 33 製品

Cyclone® III FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
インテル® Arria® 10 GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
インテル® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
インテル® Arria® 10 SX SoC FPGA
Stratix® FPGAs
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。