記事 ID: 000074820 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/29

Qsys に実装されている場合、トリプルスピード・イーサネット (TSE) MegaCore IP 上のクロックを接続する方法

環境

    インテル® Quartus® II サブスクリプション・エディション
    動作周波数
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

TSE IP MAC が Qsys に実装されている場合、必要なクロック接続の詳細は以下のとおりです。

Qsys Name : ユーザーガイドのインターフェイスの説明
control_port_clock_connection = Clk (MAC コントロール・インターフェイス・クロック)
transmit_clock_connection= ff_tx_clk (Avalon®-ST TX クロック)
receive_clock_connection = ff_rx_clk (Avalon-ST RX クロック)

Qsys コンジット名からエクスポート:
_pcs_mac_rx_clock_connection_clk : rx_clk (PHY インターフェイス RX クロック)
_pcs_mac_tx_clock_connection_clk : tx_clk ( PHY インターフェイス TX クロック )

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。