記事 ID: 000074795 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone V デバイス回路図レビュー・ワークシートの BSEL/CSEL プルダウン抵抗器の値が、Cyclone V デバイス・ファミリーのピン接続ガイドラインと一致しないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

バージョン 4.0 の Cyclone® V 回路図レビュー・ワークシート で、 BSEL/CSEL のプルアップおよびプルダウン抵抗器の値は、4.7-k かな 、10-k の値にする必要があると述べています。 これは、Cyclone® V デバイス・ファミリー・ピン接続ガイドライン バージョン 2.6 の情報と矛盾しています。これは、10-k FPGA などのプルダウン抵抗または 1-k FPGA などのプルダウン抵抗を接続して希望のブート選択値を選択することを推奨します)。推奨されるピン接続ガイドラインに従ってください。

 

解決方法

Cyclone® V 回路図レビュー・ワークシートは、今後のリリースで更新される予定です。BSEL/CSEL ピンには 1-k のいずれかがプルダウンし、10-k 以下の抵抗値をプルアップすることをお勧めします。

 

関連製品

本記事の適用対象: 1 製品

Cyclone® V FPGA & SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。