記事 ID: 000074774 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

Stratix V デバイスのデータシートで指定されているように、シンプルなデュアルポート x16 の深度で MLAB 仕様を達成するにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

MLAB 仕様は、Stratix® V デバイス・データシートで指定されているシンプル・デュアルポート x 16 深度で、MLAB の 16 ビット・ディープ・モードでの実装 オプションが有効になっている場合に実現できます。

解決方法

Quartus® II 設定ファイル (.qsf) 設定で 16 ビット・ディープ・モードでの MLAB 実装を有効にします。

 

set_global_assignment -name IMPLEMENT_MLAB_IN_16_BIT_DEEP_MODE ON

 

それ以外の場合は、以下の手順に従って Quartus® II ソフトウェア GUI でこのオプションを有効にできます。

  1. Quartus® II課題メニューから[設定] を選択します。
  2. [設定]ダイアログボックスで、[その他の設定] をクリックします... [カテゴリー ] パネルの[フィッター設定]の下
  3. 16 ビット・ディープ・モードでの MLAB 実装オプションオンにする

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。