記事 ID: 000074759 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Stratix V PCIe* コアのシミュレーション中rx_st_err信号が未知の値 (「X」) を引き続き駆動するのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Stratix V PCIe* ハード IP コアのバグにより、rx_st_err信号が「altpcie_sv_hip_ast_hwtcl.v」というファイルに正しく割り当てされていません。
解決方法

この問題を回避するには、「altpcie_sv_hip_ast_hwtcl.v」ファイルを開いて、次の行を見つけて変更してください。
差出人：

assign rx_st_err = |rx_st_err_int[3:0];

宛先：
assign rx_st_err = rx_st_err_int[0];

この問題は、インテル® Quartus® II ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 2 製品

Stratix® V FPGA
Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。