クリティカルな問題
詳細
この問題は、ユーザーが IP の設定を試みると発生します。 異なるポートリスト。その場合、Qsys Pro は次のファイルの下に VHDL ラッパーファイルを生成します。 同じシステム生成ディレクトリーを使用できます。
例えば reset_bridge 、IP から Qsys Pro システムに 2 つ追加した場合
を選択し、リセット要求信号を使用するように 1 つを設定し、もう 1 つを使用せずに設定します
リクエスト信号をリセットします。合成に 「VHDL を生成」を選択する場合、または
シミュレーション。システム生成の下に 2 つのファイルが生成されていることがわかります。
ディレクトリ。コンパイルしようとすると、xxx xxx というエラーが表示 VHDL use
clause error at : VHDL design library does
not contain primary unit されます。
解決方法
VHDL ではなく Verilog を生成します。