Quartus® II ソフトウェア・バージョン 14.1 アップデート 1 およびそれ以前のバージョンの問題により、 nPERST ピンと PCI Express (PCIe) インテル FPGA IPコアのハード IP の間にロジックが配置されている PCI Express* (PCIe) のハード IP を含むインテル® Arria® 10 FPGA・デザインをコンパイルする際に、このエラーが表示される可能性があります。
これはサポートされていないため、 nPERST ピンと PCI Express (PCIe) インテル FPGA IPコアのハード IP の間に配置されたロジックを削除します。
このエラーメッセージは、Quartus® II ソフトウェア v15.01 で改善される予定です。