記事 ID: 000074717 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

メモリーとAltera FPGAとのインターフェイスを有効にするには、どのようなツールを使用すべきですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

IP を作成する場合 Stratix シリーズまたはCyclone シリーズ・デバイスとのインターフェイスでは、Altera コア・ロジックを使用するかどうかに関係なく、Altera・メモリー・コントローラー IP Altera をダウンロードすることをお勧めします。 メモリー・コントローラー IP には、コア・ロジック IP とフリー・データパス (I/O) インターフェイスの両方が含まれます。 データパス・インターフェイスは、独自のコアロジックを開発する場合でも、Alteraが提供する IP を使用する場合でも推奨されます。推奨されるデータパスを使用することで、Alteraがこの実装のために行った分析とハードウェア・テストを活用できます。 さらに、IP コアのツールスイートには、お客様の操作性をシンプルなプロセスにするタイミング分析と配置制約が含まれています。

関連製品

本記事の適用対象: 2 製品

Stratix® FPGAs
インテル® Cyclone® FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。