記事 ID: 000074711 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Stratix V デバイスの Early Power Estimator (EPE) が DSP タブに 18x18 複素乗算器構成を表示しないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® V デバイスの Early Power Estimator (EPE) は、デバイスファミリーでサポートされている場合でも、DSP タブに 18x18 複素乗算器構成を表示しません。

解決方法

36x36 コンフィグレーションまたは 18x18 Sum-of-2 コンフィグレーションの 2 ブロックを使用して、EPE で 18x18 複素乗算器コンフィグレーションを取得できます。

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。