詳細
Quartus® II ソフトウェアのバージョン 11.0 以降の問題により、Avalon®・ストリーミング・インターフェイスを使用するオンチップ FIFO メモリー・コンポーネントを搭載した Qsys システムがデザインに含まれている場合、合成中にこのエラーが表示される場合があります。
解決方法
この問題を回避するには、オンチップ FIFO メモリーを含む Qsys によって作成されたトップレベルのデザイン用に Verilog HDL ファイルを編集します。avalonst_sink_empty ポートの接続を削除またはコメントアウトします。例えば、オンチップ FIFO メモリー・インスタンスで次のポート接続を削除またはコメントアウトします。
.avalonst_sink_empty(...),この問題は、インテル® Quartus® II ソフトウェア・バージョン 12.0 以降修正されています。