記事 ID: 000074688 コンテンツタイプ: エラーメッセージ 最終改訂日: 2017/12/01

警告 (332174): outlvds_altera_lvds_core20_161_uedfafy.sdc(120) でフィルターを無視

環境

  • LVDS SERDES インテル® FPGA IP
  • IOPLL インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    この警告メッセージは、Quartus® Prime 開発ソフトウェアに、同じlvds_clkを共有しロードする複数のAltera® LVDS SERDES インスタンス化を持つ外部 PLL を Arria® 10 デバイスで実装する際に表示される場合があります。

    解決方法

    この警告を回避するには、Altera IOPLL IP で、1 組のlvds_clkを作成し、各インスタンスにロードします。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。