記事 ID: 000074672 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/03/22

インテル® Stratix® 10 デバイスのパーシャル・リコンフィグレーションを使用した外部ホスト・インターフェイスのタイミング・パラメーターは何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • パーシャル・リコンフィグレーション・外部コンフィグレーション・コントローラー Stratix® 10 インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Stratix® 10 デバイスでパーシャル・リコンフィグレーションに外部ホストを使用する場合は、パーシャル・リコンフィグレーション・外部コンフィグレーション・コントローラー Stratix 10 インテル FPGA IP を使用します。この IP は、コンフィグレーション・スキームに従って、ユーザー・モード中のパーシャル・リコンフィグレーション用の専用コンフィグレーション・ピンを予約します。
     

    解決方法

    アクティブ・シリアル x4 コンフィグレーション・スキームを選択した場合、インテル® Stratix® 10 デバイス・データシート から AS コンフィグレーション・タイミング・パラメーターを考慮する必要があります。 

    AVST x8/16/32 コンフィグレーション・スキームを選択した場合、インテル® Stratix® 10 デバイス・データシートAvalonストリーミング・コンフィグレーション・タイミング・パラメーターを考慮する必要があります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。