記事 ID: 000074666 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Stratix® 10 シリアル・フラッシュ・メールボックス・クライアント IP が機能しなくなる原因は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • Altera® S10 Mailbox Client コア
  • Mailbox Client インテル® Stratix® 10 FPGA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Stratix® 10 Mailbox Client IP は、次のシナリオで機能を停止またはハングアップすることがあります。

    1. 書き込み FIFO レジスターが空の状態で書き込みコマンドを実行する

    2. 書き込み FIFO レジスターがオーバーフローしている間に書き込みコマンドを実行しようとしています。

    3. チップセレクトを設定する前に、書き込みを送信しようとしています。

    解決方法

    Prime 開発ソフトウェア・プロ・エディション・バージョン 19.1 以降インテル® Quartus®使用している場合、この状態から回復するには、インテル® Stratix® 10 デバイスの電源サイクルが必要です。

    Prime 開発ソフトウェア・プロ・エディション・バージョン 19.2 以降インテル® Quartus®使用している場合、インテル® Stratix® 10 シリアル・フラッシュ・メールボックス・クライアント IP をリセットすることで、シナリオ 1 および 2 を復元できます。シナリオ 3 では、デバイスが ASx4 以外のコンフィグレーション・スキームで構成されている場合、エラーメッセージが表示されます。ただし、デバイスが ASx4 コンフィグレーション・スキームで設定されている場合、QSPI_SET_CSコマンドはオプションです。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。