記事 ID: 000074664 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/08/06

Stratix® 10 FPGAデバイスの VCCFUSEWR_SDM、VCCPLLDIG_SDM、VCCPLL_SDM、VCCADC、VCCIO_UIB、および VCCM_WORD の絶対最大定格はいくつですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    汎用コンポーネント
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

VCCFUSEWR_SDM、VCCPLLDIG_SDM、VCCPLL_SDM、VCCADC、VCCIO_UIB、VCCM_WORD の絶対最大定格は、Stratix® 10 FPGA デバイス・データシートに記載されていません。

絶対最大定格情報は以下のとおりです。

シンボル説明条件最小最大単位
VCCPLLDIG_SDMセキュア・デバイス・マネージャー (SDM) は、PLL デジタル電源をブロックします。--0.501.21V
VCCPLL_SDMSDM ブロック PLL アナログ電源--0.502.19V
VCCFUSEWR_SDMヒューズブロック書き込み電源--0.503.19V
ティッカーADC 電圧センサー電源--0.502.19V
VCCIO_UIBコアとエンベデッド HBM2 メモリー間のユニバーサル・インターフェイス・バス用電源--0.301.50V
VCCM_WORD内蔵 HBM2 メモリー用電源--0.303.00V
解決方法

上記の情報は、Stratix® 10 FPGAデバイスデータシートの今後のリリースで追加される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。