クリティカルな問題
以下で Verilog および VHDL シミュレーション・スクリプトをコンパイルする場合 Aldec® Riviera-PRO™ アドバンスト・検証プラットフォーム、以下 次のエラーが発生します。
# ALOG: Error: VCP2120 Syntax error in ITF file for unit 'sv_xcvr_pipe_native'
in library 'altera_xcvr_pipe_0'. Please contact Aldec Support
この問題は Riviera-PRO シミュレーションのバグであり、 は、Altera®・トランシーバー PHY IP コアに限定されません。
この問題は Quartus® II ソフトウェアのリリース・バージョンで修正されています。 13.1 および Aldec の Riviera-PRO 2013.6。
以前のバージョンのソフトウェアでこの問題を回避するには、コンパイルしてください。
すべての IP シミュレーション・ファイル (Quartus® II ソフトウェア・ファイルではありません) を 1 つの vlog
コマンドで実行できます。