詳細
これは、インテル® Quartus® II ソフトウェア・バージョン 11.x でマスター・ブリッジ・コアをAvalonする SPI スレーブの既知の問題です。この問題は、応答に多くのサイクルを要するAvalonスレーブに対してバースト読み出しを実行した場合に生じる場合があります。このシナリオでは、SPI とAvalonクロックの周波数関係に応じて、リードバック・データ・バイトの 1 つが SPI インターフェイスへの NoOp ワード出力に誤って置き換えられる可能性があります。この問題は、Avalon バスからのバースト読み出しでのみ発生しています。この問題を回避するには、ブリッジから Avalon バスへのシングルリードのみを実行します。書き込みトランザクションには影響はありません。
この問題は、インテル® Quartus® II ソフトウェアの今後のリリースで修正される予定です。