記事 ID: 000074654 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー (14566): 既存の制約との競合により、周辺コンポーネントを 1 つ配置できませんでした

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® ソフトウェアでこのエラーが表示される場合があります。® Arria向け Prime ソフトウェア® V またはCyclone® fPLL やその他のユーザーを駆動している場合は V ベースのデザイン 同じリファレンス・クロック・ピンからのロジック。

 

 

解決方法

このエラーを回避するには、リファレンス・クロック・ピンと fPLL とユーザーロジックの両方にクロック制御ブロック (ALTCLKCTRL) のメガファンクションを挿入します。

この IP の使用に関する詳細については、クロック制御ブロック (ALTCLKCTRL) Megafunction User Guide (PDF) を参照してください。

 

 

 

 

関連製品

本記事の適用対象: 11 製品

Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V GT FPGA
Arria® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GZ FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。