記事 ID: 000074638 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

低レイテンシーのイーサネット 10G MAC デザインでは、Arria 10 および 10 GX デバイスCycloneタイミングが失敗する場合があります

環境

  • イーサネット
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Arria® 10 および Cyclone® 10 デバイスを使用した低レイテンシー 10G MAC 向けの大規模デザインでは、セットアップのタイミングが失敗する場合があります。

    解決方法

    この問題を回避するには、Standard Fit コンパイルを使用します。 フィッターシード番号を変更します。

    この問題は今後の低レイテンシーで修正される予定です。 イーサネット 10G MAC

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 FPGA & SoC FPGA
    インテル® Cyclone® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。