記事 ID: 000074611 コンテンツタイプ: トラブルシューティング 最終改訂日: 2019/11/05

インテル® MAX® 10 デバイス 10M04SAU324I7G と 10M04SCU324C8G の一部の I/O ピンが、通常の ISP 中にプルアップするトライステートよりも低く保たれるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション・バージョン 18.0 の問題により、インテル® MAX® 10 デバイス 10M04SAU324I7G および 10M04SCU324C8G の一部 I/O ピンは、通常の ISP 中のプルアップによるトライステートではなく、低いままです。

これは、以前の既知の問題に関連しています。なぜ、MAX 10 デバイス向けの POF ファイル・プログラミング中に、一部の I/O ピンが LOW (GND) に駆動されていることを確認するのですか?

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション バージョン 19.1 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。