いいえ、ALTLVDS_TXメガファンクションのtx_outclockは、Altera FPGAsで複数のピンを駆動することはできません。
これはハードウェア上の制限です。
同じ PLL で共有されている複数のALTLVDS_TXブロックをインスタンス化して、より多くの出力クロックチャネルを作成できます。 VCC および GND に接続された並列ビットを使用して、希望のクロック周波数を作成します。
いいえ、ALTLVDS_TXメガファンクションのtx_outclockは、Altera FPGAsで複数のピンを駆動することはできません。
これはハードウェア上の制限です。
同じ PLL で共有されている複数のALTLVDS_TXブロックをインスタンス化して、より多くの出力クロックチャネルを作成できます。 VCC および GND に接続された並列ビットを使用して、希望のクロック周波数を作成します。
1
本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。