記事 ID: 000074596 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー (10232): verilog HDL エラー at bitec_dp_rx_ss_audio.v(420): インデックス 64 が vector "fifo_data_x2chan_mux" で宣言された範囲 [63:0] を超えることはできません

環境

    インテル® Quartus® II サブスクリプション・エディション
    DisplayPort* インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェア・バージョン 14.0 の問題により、2 つのオーディオ受信チャネルが有効になっている DisplayPort* IP を含むデザインをコンパイルすると、このエラーが表示される場合があります。
解決方法

Quartus® II ソフトウェアのバージョン 14.0 でこの問題を回避するには、既存のファイル <IP バリエーション名>/bitec_dp/rx/ss/bitec_dp_rx_ss_audio.v を添付バージョンのこのファイルに置き換えます。

bitec_dp_rx_ss_audio.v

この問題は、Quartus® II ソフトウェアの v14.1 リリース以降に修正されています。

関連製品

本記事の適用対象: 3 製品

Cyclone® V FPGA & SoC FPGA
Arria® V FPGA & SoC FPGA
Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。