クリティカルな問題
詳細
DQS および DQSn 信号は、書き込み後に追加のパルスを生成します。 HPC アーキテクチャーでハーフレート DDR または DDR2 SDRAM を使用するデザイン向け。
コントローラーは書き込み後に DM ピンを high に主張するため バースト、余分なパルスが原因で不正なデータが書き込まれることはありません メモリーに挿入します。
この問題は、ハーフレート DDR または DDR2 を使用するすべてのデザインに影響します。 HPC アーキテクチャー搭載 SDRAM およびターゲットArria II GX、Stratix III、 または IV デバイスをStratixします。
ボードに DM ピンが使用されていない場合、不正なデータが メモリーに書き込まれます。
解決方法
代わりに HPC II アーキテクチャーを使用してください。
この問題は今後の DDR および ALTMEMPHY IP 搭載 DDR2 SDRAM コントローラー