記事 ID: 000074590 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

UniPHY を使用して DDR3 または DDR2 SDRAM ハード・メモリー・コントローラーを使用すると、ハードウェアで DQS 書き込みプリアンブル (tWPRE) 違反が発生する原因について

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® II ソフトウェアの問題により、UniPHYを搭載したハード・メモリー・コントローラーを使用している w 巷では、オシロスコープで信号をプローブする際に tWPRE タイミング違反が発生する可能性があります。この問題は、並列終端回路 (読み取り OCT) が DQS 書き込みプリアンブルのスケリングを防ぐのに十分な早い段階でシリーズ終端モードに切り替えないために生じます。

解決方法

この問題はハードウェアの動作には影響しません。 詳細については、mySupport Alteraお問い合わせください。

関連ソリューション

http://www.altera.com/support/kdb/solutions/fb142174.html

関連製品

本記事の適用対象: 9 製品

Arria® V GX FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。