記事 ID: 000074567 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Quartus® Prime Pro ソフトウェアが差動 SSTL および HSTL I/O を インテル Stratix® 10 デバイスに実装する方法に既知の問題がありますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。インテル® Quartus® Prime Pro ソフトウェアのバージョン 17.0 以降の問題により、差動 SSTL および HSTL 入力は、各 VREF ピンが電圧リファレンスに接続されていない場合、インテル Stratix® 10 デバイスの双方向 I/O に実装しても、入力信号をサンプリングできません。差動 SSTL および HSTL 入力は、VREF を必要としません。

解決方法

この問題は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションの今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。