記事 ID: 000074553 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

シミュレーションやボードの測定における tREFI 値が、Altmemphy および UniPHY ベースの DDR2 SDRAM メモリー・コントローラーで設定されているものと異なるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UniPHY インテル® FPGA IP 搭載 LPDDR2 SDRAM コントローラー
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    DDR / DDR2 / LPDDR2 MegaWizard で tREFI を 7.8us 未満に設定すると、tREFI のシミュレーション結果が予想より大きくなる可能性があります。

    DDR / DDR2 / LPDDR2 SDRAM IP にはMEM_TREFI・パラメーターがあり、メモリー・クロック・サイクルの観点から tREFI パラメーターを定義します。

    このパラメーターの最小値は 780 に制限されているため、メモリークロックが遅いと tREFI が大きくなります。

    例えば、DDR2 SDRAM の tREFI は、>85C で 3.9us である必要があります。しかし、DDR2 メモリー・クロックが 125MHz (8ns) の場合、最小 tREFI 値は 8ns x 780 = 6.24us となります。

    DDR 向け tREFI は 7.8us である必要があります。しかし、DDR メモリー・クロックが 76.9MHz (13ns) の場合、最小 tREFI 値は 13ns x 780 = 10.14us となります。

    解決方法

    回避策として、DDR メモリー・クロックが 100MHz 未満の場合、または tREFI を DDR2 メモリーで tREFI を <7.8us に設定した MEM_TREFI場合は、

    tREFI 値を修正するための *ddrx_controller_wrapper (Altmemphy ベース IP) ファイルまたは *_c0 (UniPHY ベースの IP) ファイル。

    この問題は、Quartus® II ソフトウェア・バージョン 12.0 で修正されました。

    関連製品

    本記事の適用対象: 14 製品

    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® III FPGA
    Cyclone® III LS FPGA
    Cyclone® IV E FPGA
    Cyclone® IV GX FPGA
    Stratix® III FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。