記事 ID: 000074550 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCIe* SOPC デザインがユーザー・バースト・アクセスを単一の dword アクセスに分割する理由

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次の 2 つの条件により、SOPC Builder (SOPCB) はユーザー・バースト・アクセスを PCIe® バス上の単一 dword アクセスに割り当てることができます。

1. ユーザーデザインのデータパス幅が PCIe コアの Avalon®-MM 幅と一致しない場合、SOPCB は自動的にアダプターを挿入して一致させます。その結果、ユーザー・バースト・アクセスは複数の dword アクセスに分割されます。

2. アプリケーション・レイヤーが PCIe コアから生成されたpcie_core_clkを使用するように設定されていない場合、
SOPCB は、現在の単一 dword アクセスへのバーストアクセスを中断する非同期ロジックを挿入します。

この問題を回避するには、ユーザーロジックが以下の要件を実装する必要があります。

1. アプリケーションのデータパスの幅は、PCIe コアの Avalon MM 幅と同じです。
2. すべてのユーザークロックがpcie_core_clkに接続されています。
3. PCIe GUI の[Avalon]タブの[Avalonクロックドメイン]で[PCIe コアクロックを使用]が選択されています。

関連製品

本記事の適用対象: 5 製品

Cyclone® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。