TCL スクリプトを使用してシミュレーションを実行する際に Verilog デザインファイルが見つからない SerialLite III ストリーミング IP コア

Quartus® II MegaWizard プラグイン・マネージャーが、 SerialLite III ストリーミング IP コア、4 つのシミュレーション・ディレクトリーは次のとおりです。 _src_simで作成 (aldec、mentor、synopsys、 およびケイデンス・シミュレーション・ツール)。これらのディレクトリーにはシミュレーションが含まれています。 ファイルを選択してシミュレーション・ソフトウェアを実行してください。ただし、control_word_decoder.v ファイル シミュレーション・ディレクトリーにないため、シミュレーション 次を使用してシミュレーションを実行しようとすると、ソフトウェアがエラーを報告します。 TCL スクリプト。このファイルが見つからない場合、シミュレーションには影響しません。 スクリプトをexample_testbenchディレクトリーに含める必要があります。

この問題は、以下の SerialLite III ストリーミング IP コアに影響を与えます。 Quartus® II ソフトウェア 13.0 リリース。

_src_sim・ディレクトリーで TCL スクリプトまたはシェルスクリプトを使用している場合は、 control_word_decoder.v ファイルを手動で追加する必要があります。 を使用するスクリプトに挿入します。例えば、Aldec を使用している場合 シミュレーション・ソフトウェアを使用する前に、以下の行をファイルリストに追加してください。 rivierapro_setup.tcl script.vlog ./.をコンパイルします。/../_src_example/seriallite_iii/example_testbench/control_word_decoder.v」 -work _src

この問題は SerialLite III のバージョン 13.1 で修正されています。 ストリーミング IP コア。