記事 ID: 000074478 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/01/10

エラー(177020): PLL リファレンス・クロックは、フラクショナル PLL に到達できる専用の入力ピンに配置されていません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    入力クロック信号を専用クロック・ピン位置に割り当て、このクロックにグローバル・クロック (GCLK) を割り当てると、このエラーメッセージが表示されることがあります。

    解決方法

    入力クロックピンから PLL へのルーティングが専用ではなく、GCLK ネットワークを使用している場合、デザイン内の入力クロックピンと PLL の間に ALTCLKCTRL メガ機能を追加して、適切にフィットさせる必要があります。

    このエラーメッセージは、入力クロックピンから PLL への非専用ルーティングを推奨しません。理由は、ジッターが発生する可能性があり、TimeQuest は正確な補正遅延値を提供しないからです。

    この問題は、インテル® Quartus® ソフトウェア・バージョン 13.1 で修正されました。

    関連製品

    本記事の適用対象: 5 製品

    Arria® V SX SoC FPGA
    Arria® V FPGA & SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。