記事 ID: 000074476 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCI Express* IP コア VHDL モデルのCyclone V ハード IP は ModelSim-Altera Simulator で正常にシミュレートできない場合があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCI Express* IP 向けCyclone V ハード IP の VHDL シミュレーション・モデルを生成する場合 core Gen2 x4 エンドポイントのバリエーションにより、IP コアを正常にシミュレートすることはできません。 ModelSim*-Altera シミュレーター

    解決方法

    この問題を回避する方法はありません。これには Verilog HDL シミュレーション・モデルを使用する必要があります。 IP コアのバリエーション、または別のシミュレーション・ツールを使用したシミュレーション。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。