記事 ID: 000074473 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/07/24

MGL_INTERNAL_ERROR: ポートオブジェクト altpll_avalon|altpll inst sd1|phasecounterselect にポート altpll_avalon|w_phasectrsel幅 4 が割り当てられますが、ポート幅は一致せず、倍数でもないように、不正な幅 4。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 15.0 以前の問題により、インテル® MAX® 10 デバイスをターゲットとする場合、ダイナミック・フェーズ・ステッピング機能が有効になっているプラットフォーム・デザイナーで ALTPLL が生成された場合、このエラーが発生します。

解決方法

動的フェーズ・ステッピングを使用する場合、このエラーを回避するためにプラットフォーム・デザイナーの外部に ALTPLL を実装します。

この問題は、Quartus® II ソフトウェア v14.0 で修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® MAX® 10 FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。