クリティカルな問題
詳細
低周波数の DDR メモリー・インターフェイスの場合、ポストアンブル シーケンサーのキャリブレーション・スキームがリフレッシュ・メモリーに違反している タイミング・パラメーターが JEDEC の仕様に違反している。
この問題は、DDR SDRAM コントローラーが使用されているすべてのデザインに影響します。 次の周波数とデバイス:
- Arria II で 110 ~ 120MHz の周波数 GX デバイス。
- Stratix II デバイスの場合、100 ~ 110MHz の周波数。
- Stratix III およびStratixで 133 MHz 未満の周波数 IV デバイス。
デザインのシミュレーションに失敗しました。
解決方法
以下を実行して、最初のポストアンブル・レイテンシーを削減します。 手順：
- _phy_alt_mem_phy.vファイル<>ファイルを開きます。
- パラメーターを検索
POSTAMBLE_INITIAL_LATします。 - 現在の値から数サイクルを減算します。
この問題は、今後の DDR SDRAM バージョンで修正される予定です。 ALTMEMPHY IP を備えたコントローラー。