記事 ID: 000074452 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II ソフトウェアのコンパイル中に「デバイスの制約により、選択したデバイスに PLL pll#:inst# を高速または拡張できません」というエラーが表示されるのはなぜですか?

環境

  • PLL 数
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 PLL の入力クロックと出力クロックに IO 規格が混在している場合、このエラーが発生する可能性があります。例えば、出力クロックにシングルエンド IO 規格が割り当てられているときに、入力クロックに差動 IO 標準アサインメントを PLL に割り当てると、コンパイル中にこのエラーが発生します。

    Quartus® II ソフトウェアは、VCCIO 電源で許容可能なノイズレベルを維持するために、差動パッドに関連するシングルエンド I/O パッドの配置に関する制限を強制します。Stratix® / Stratix GX およびCyclone®デバイスの差動パッドに対するシングルエンド・パッドの配置には、次のガイドラインを使用してください。

    1. シングルエンド入力は、差動パッドから 4 つ以上のパッドのみを配置できます。
    2. シングルエンド出力と双方向パッドは、ディファレンシャル・パッドから 5 つ以上のパッドしか配置できません。

    Quartus® II ソフトウェアは、不正に配置されたパッドに関するエラーメッセージを生成します。

    メモ： Altera®は、シリコン特性評価が保留中で、将来的にはこの制限を緩和する可能性があります。詳細については、Altera アプリケーションにお問い合わせください。

    関連製品

    本記事の適用対象: 3 製品

    Stratix® GX FPGA
    インテル® Cyclone® FPGA
    Stratix® FPGAs

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。