記事 ID: 000074445 コンテンツタイプ: エラーメッセージ 最終改訂日: 2019/06/07

エラー (15065): PLL のクロック入力ポート inclk[0] <pll instance="" name=""> 必要に応じて、クロック・コントロール・ブロックを介して、非反転入力ピンまたは他の PLL によって駆動する必要があります</pll>

環境

  • インテル® Quartus® Prime 開発ソフトウェア・ライト・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • 内蔵オシレーター・インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、フェーズロック・ループ (PLL) のリファレンス・クロック入力が、インテル MAX 10 デバイスの内部オシレーター IP の出力に接続されている場合、インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション®で発生することがあります。

    解決方法

    このエラーを回避するには、フェーズロック・ループ (PLL) のリファレンス・クロック入力に、内蔵オシレーター IP の出力を入力しないでください。

    関連製品

    本記事の適用対象: 1 製品

    インテル® MAX® 10 FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。